ファーウェイ、米国の制裁を回避する新設計により2031年までの1.4nmチップ実現を目指す

(P1) 中国の技術大手、華為技術（ファーウェイ）は、2031年までに1.4ナノメートルチップの性能に匹敵すると主張する新しいチップ設計の枠組みを公開した。これは、世界で最も高度な製造装置へのアクセスを遮断する米国の制裁を回避することを目的とした動きである。

(P2) 「過去6年間、私はよく尋ねられました……どのようにして生き残り、トップに返り咲いたのかと」と、ファーウェイのハイシリコン（HiSilicon）半導体部門の会長である何庭波（ホー・ティンボー）氏は、上海で開催された回路とシステムに関する国際シンポジウムのプレゼンテーションで語った。

(P3) この新しい手法は、業界で長年続いてきたムーアの法則を、トランジスタの微細化よりも信号速度を優先する「タウ・スケーリング則（Tau Scaling Law）」に置き換えるものである。これは、論理回路を物理的に積み重ねる独自の「ロジックフォールディング（LogicFolding）」アーキテクチャを通じて実行され、同社はこの技術を381個の実験用チップで検証済みであるとしている。この設計を採用した最初の商用プロセッサは、今秋にデビューする新しいKirin（麒麟）チップとなる予定だ。

(P4) この発表を受けて中国のチップメーカーの株価は急騰し、中芯国際集成電路製造（SMIC）と華虹半導体は香港市場で15%近く上昇した。この進展は、技術の自給自足に向けた中国の取り組みにおける潜在的な突破口を意味し、人工知能と高度なコンピューティングにおける主導権をめぐる米国とのハイステークスな競争を激化させている。

### 先端チップへの新しい道

ファーウェイの発表は、最大の障壁である極端紫外線（EUV）露光装置へのアクセス不足に対する実行可能な回避策を見つけた可能性を示唆している。オランダのASMLホールディングが主に製造するこれらの高度なツールは、5ナノメートル以下のノードでチップを量産するために不可欠とされている。米国の輸出規制により、ファーウェイやファウンドリパートナーのSMICを含むすべての中国企業は、EUVシステムの取得を事実上遮断されている。

より小さなスペースにより多くのトランジスタを詰め込むことに焦点を当てたムーアの法則の幾何学的なスケーリングを追求する代わりに、ファーウェイの「時間的スケーリング」の枠組みは、データがチップ内を移動する速度を最適化する。2層構造の枠組みの中で回路を折りたたみ、積み重ねることで、内部配線を短縮し、信号の遅延を低減する。ファーウェイはこれにより大幅な効率向上が得られると主張しているが、性能指標に関する具体的なテスト条件は明らかにしていない。

### 競争のタイムラインと投資家の反応

1.4ナノメートル相当のチップを2031年に実現するという目標は、2028年までに1.4nmノードに到達すると予測している業界リーダーの台湾積体電路製造（TSMC）の現在の公開ロードマップから約3年遅れている。しかし、もし成功すれば、制裁下にある中国の技術チャンピオンにとって記念碑的な成果となり、米国の制限の影響を大幅に軽減することになるだろう。

「これは前進するための代替案であり、サプライチェーンの課題に直面する中でファーウェイが見つけ出した突破口である」と、Omdiaのアナリスト、リエン・ジェ・スー氏はウォール・ストリート・ジャーナルに語った。

投資家は即座に熱狂的な反応を示し、この技術が国内の半導体エコシステム全体の起爆剤になると見ている。SMICの株価上昇は、同社がファーウェイの新設計の主要メーカーになるという期待を反映している。この進展は、高度なGPUで現在AI革命を牽引しているTSMC、サムスン電子、エヌビディアといったグローバルリーダーに対して、長期的な競争上の課題を突きつけている。ファーウェイは、LogicFoldingアーキテクチャをAscend AIプロセッサに適応させ、2030年までにデータセンターへの導入を目指している。

この記事は情報提供のみを目的としており、投資アドバイスを構成するものではありません。