Qnity、半導体業界の3D積層シフトに対応した先端パッケージング・イノベーションハブを開設

半導体業界の次の戦場は、トランジスタをどれだけ微細にエッチングできるかではなく、どれだけ多くのチップを積層できるかにある。

Qnity Electronics Inc.（NYSE: Q）は月曜日、先端パッケージング・イノベーションハブを開設した。トランジスタの微細化から3Dアーキテクチャによるチップ積層へのシフトが、AIインフラにおける半導体業界の主要な成長エンジンになるとの確信に基づく。このオンラインプラットフォームは、高帯域幅メモリ（HBM）やインターポーザー、ハイブリッドボンディング、IC基板に至るまで、先端パッケージングスタック全体にわたる同社の材料およびプロセス技術を紹介している。

「AIがコンピューティングを再定義する中で、最も困難なエンジニアリング課題はチップ間の接続、層と層の間へと移行しています。性能、消費電力、密度、信頼性がそこで決まるのです」とQnityのインターコネクト・ソリューションズ事業担当プレジデント、Chuck Xu氏は述べた。「そこがQnityの真骨頂です。当社は半導体とインターコネクトの強みを融合させ、設計からシステム統合まで、エンドツーエンドで顧客が先端パッケージングを極められるよう支援します。」

先端パッケージングとは、複数のチップを回路基板上に個別に配置するのではなく、3Dの密な積層構造で配置し接続する技術を指す。ムーアの法則に牽引された従来のトランジスタ微細化（「シュリンク」）が収穫逓減に直面する中、このアプローチは不可欠となっている。チップメーカーは現在、積層層を接続するためにシリコンに微細な垂直接続孔を開けるTSV（シリコン貫通電極）や、微細な金属と絶縁接続を用いてチップをフェイス・トゥ・フェイスで接合するハイブリッドボンディングなどの手法に依存している。Qnityのソリューションは、欠陥低減、熱管理、マルチダイ設計における高密度配線といった、まさにこれらの製造上の課題をターゲットとしている。

今回の発表により、QnityはAIチップエコシステムからの需要を取り込む態勢を整えた。Nvidia、AMD、そして増加するカスタムシリコン設計企業は、コンピュートダイとHBMメモリスタックを接続するために、ますます複雑なパッケージングを必要としている。先端パッケージングはAIチップ生産におけるボトルネックとなっており、TSMCのCoWoS（チップ・オン・ウェハ・オン・基板）キャパシティは2025年から2026年にかけて一貫して供給過多状態が続いている。材料およびインターコネクトプロバイダーであるQnityは、実際のパッケージング工程を担うファウンドリや、ASE Technology、Amkor TechnologyなどのOSAT（外部半導体組立・テスト）プロバイダーの上流に位置する。

同社のポートフォリオは、パッケージングスタックの各層に必要な材料を網羅している。微細配線再分布層（RDL）向けメタライゼーションケミカル、インターポーザー向け誘電体材料、マルチダイ集積向けボンディング技術などである。これらの材料は、チップ設計がますます複雑化する中（一部のAIアクセラレーターは現在、単一パッケージに12以上のチップレットを統合）、要求される歩留まりと信頼性を達成する上で極めて重要である。

投資家にとって、Qnityの先端パッケージングへの戦略的重点は、半導体材料市場で最も急成長しているセグメントへの明確なシフトを示すものである。同社はニューヨーク証券取引所にティッカーQで上場しており、AIインフラの整備がチップ内外の高速データ伝送への需要を牽引する中、インターコネクト・ソリューションズ事業は安定した収益貢献源となっている。イノベーションハブの開設は、パッケージング材料を評価する顧客向けに一元化されたショーケースを提供し、設計サイクルの短縮と認定プロセスの迅速化につながる可能性がある。

「シュリンクからスタックへ」のシフトは、半導体バリューチェーン全体の競争環境を再構築している。Applied MaterialsやASMLなどの装置メーカーは長年にわたりトランジスタ微細化の時代を支配してきたが、パッケージングへの移行はQnityのような材料専門企業や、OSATプロバイダー、設計ソフトウェア企業に新たな機会をもたらしている。先端パッケージングを極めたチップメーカーは、次世代リソグラフィノードを必要とせずに性能面での優位性を得られる。これは、2nm以下への移行が指数関数的にコスト高となる中で、特に価値の高い能力である。

本記事は情報提供のみを目的としており、投資助言を構成するものではない。