TSMC、CoPoSパッケージングを2028年に量産へ—NVIDIAのFeynman AIチップが第一弾に

アナリストのミンチー・クオ氏の調査レポートによると、TSMCのCoPoS先進パッケージングは2028年下半期の量産を目標としており、標準レチクル限界の9.5倍を超えるAIチップのパッケージングにおける経済性の課題を解決することを目指している。

「CoPoSは超大型AIチップパッケージングの量産経済性を改善するために設計されている」とクオ氏はレポートで述べた。この技術は3層構造のガラスコア基板——ABFビルドアップ層で両側を挟まれたガラスコア——を使用し、ガラス貫通ビア（TGV）形成、銅充填、メタライゼーションを主要プロセス工程とする。

生産に使用されるガラスパネルのサイズは510×515ミリメートルで、その後個々のガラスコア基板に切断される。クオ氏は特に3つのよくある誤解について指摘した。CoPoSにおけるガラスはインターポーザーとして機能しないこと、ABFを置き換えるものではないこと（両材料はスタック内で共存する）、そしてチップはガラスに直接ではなくABFビルドアップ層表面に取り付けられることである。

NVIDIAの次世代FeynmanアーキテクチャはCoPoSの最初の採用案件となる可能性が高いとみられており、TSMCをNVIDIAのAIアクセラレーターの唯一の製造元とするパートナーシップをさらに拡大することになる。このタイミングはFeynmanの計画発売時期と一致するが、NVIDIAは同チップのパッケージング仕様を公式に確認していない。

CoPoSと既存のパッケージングロードマップ

TSMCは同時に、現在のCoWoSおよびSoICプラットフォームを2027年までにそれぞれ年平均成長率80％および90％で拡大している。これは同社の最近のテクノロジーシンポジウムでの発表による。同ファウンドリは台湾全土に11の先進パッケージング施設を運営しており、嘉義のAP7サイト——最大のSoICキャンパスになると見込まれる——や、転用されたLCD工場であるAP8——2026年後半までに月4万枚を超えるCoWoS能力を持つ可能性がある——を含む。

CoPoSは、最も要求の厳しいAIワークロード向けのガラスベース基板への長期的な賭けを表している。CoWoSは現在のAIプロセッサーの業界標準であり続けているが、ダイが500平方ミリメートルを超えるにつれて、チップ設計はシングルレチクル限界を超えて押し進んでいる。TSMCのデータによると、このカテゴリーの出荷台数は2022年から2026年にかけて6倍に成長すると予測されている。

クオ氏は、TSMCの先進パッケージングにおける競争優位性は少なくとも2032年まで続くと予想しており、これにより同社はN2およびA14プロセスノードと並行してCoPoSを拡大する時間を確保できる。TSMCはN2生産を初年度に5つのファブフェーズで立ち上げており、2028年までにN2およびA16の年間容量を70％増加させることを目標としている。

投資家にとって、CoPoSロードマップはTSMCの価格決定力と、パッケージング市場の最先端における顧客ロックイン効果を強化するものとなる。TSMCの2025年収益の推定15〜20％を占めたNVIDIAは、最高利益率の製品向けに専用のパッケージング経路を獲得することになる。TSMCの株価はフォワードベースで約18倍の利益で取引されており、これはサムスン電子に対してはプレミアムであるがASMLに対してはディスカウントであり、インテル・ファウンドリやサムスン・ファウンドリが差を縮めようとしている中でも、同社のパッケージング支配力がマージン拡大を維持するという市場の期待を反映している。

本記事は情報提供のみを目的としており、投資助言を構成するものではない。