Những điểm chính:
- ASPEED và Lattice đang tích hợp logic FPGA vào chip quản lý máy chủ AST1840
- Chip kết hợp bộ xử lý Arm với FPGA nhúng để kiểm soát có thể tái cấu hình
- Lấy mẫu bắt đầu từ quý 3/2026, nhắm vào các trung tâm dữ liệu siêu quy mô
Quay lại
ASPEED hợp tác với Lattice ra mắt chip BMC tích hợp FPGA vào quý 3/2026
ASPEED Technology và Lattice Semiconductor đang nhúng logic khả trình trực tiếp vào bộ điều khiển quản lý máy chủ, một động thái có thể định hình lại cách các trung tâm dữ liệu siêu quy mô tùy chỉnh hạ tầng của họ.
ASPEED Technology, nhà cung cấp bộ điều khiển quản lý bo mạch chủ chiếm ưu thế, đang tích hợp công nghệ FPGA của Lattice Semiconductor vào chip AST1840 mới của mình, mang đến cho các nhà vận hành trung tâm dữ liệu khả năng kiểm soát khả trình đối với quản lý máy chủ mà không cần thêm các linh kiện riêng rẽ.
"AST1840 là một bước tiến quan trọng trong việc cung cấp các giải pháp quản lý linh hoạt cho các nền tảng máy chủ hiện đại," Chris Lin, Chủ tịch kiêm Tổng Giám đốc ASPEED Technology, cho biết. "Bằng cách tích hợp các khả năng khả trình trong nền tảng của mình, chúng tôi đang cho phép khách hàng điều chỉnh thiết kế của họ khi các yêu cầu phát triển."
AST1840 kết hợp hệ thống xử lý dựa trên Arm với FPGA nhúng, cho phép các nhà thiết kế sửa đổi giao diện và mở rộng khả năng trong suốt vòng đời sản phẩm. Chip sử dụng giao thức LTPI để kết nối với các BMC hiện có và hỗ trợ tiêu chuẩn OBMF-ICP do Open Compute Project xác định, cùng với Khởi động theo luồng (Streaming Boot) dựa trên Caliptra 2.x Root of Trust. Chip dự kiến sẽ được lấy mẫu trong quý 3 năm 2026.
Quan hệ đối tác này mang lại cho Lattice một chỗ đứng trong hệ sinh thái BMC, nơi ASPEED kiểm soát ước tính khoảng 70% thị phần. Đối với Lattice — hãng sản xuất FPGA công suất thấp cạnh tranh với các đối thủ lớn hơn là AMD Xilinx và bộ phận Altera của Intel — chiến thắng thiết kế này mở ra một kênh tiếp cận mọi nền tảng máy chủ lớn sử dụng bộ điều khiển quản lý của ASPEED.
Tại sao Khả năng Khả trình Lại Quan trọng Ngay Bây giờ
AST1840 gia nhập một thị trường nơi quản lý máy chủ ngày càng trở nên phức tạp. Các nhà vận hành siêu quy mô như Amazon Web Services, Microsoft Azure và Google Cloud triển khai các đội tàu không đồng nhất với các kiến trúc CPU, bộ tăng tốc và cấu hình mạng khác nhau. Một lớp quản lý khả trình cho phép họ tiêu chuẩn hóa khả năng kiểm soát trên nhiều loại phần cứng khác nhau mà không cần ASIC tùy chỉnh cho từng cấu hình.
FPGA của Lattice tiêu thụ ít điện năng hơn so với logic khả trình tương đương của AMD hoặc Intel, khiến chúng phù hợp với các bộ điều khiển quản lý luôn bật phải hoạt động trong giới hạn nhiệt khắt khe. FPGA nhúng của AST1840 có thể được tái cấu hình từ xa, cho phép các nhà vận hành thêm hỗ trợ cho các cảm biến mới, giao thức bảo mật hoặc tiêu chuẩn giao diện sau khi triển khai.
Điều này có ý nghĩa gì đối với Nhà đầu tư
ASPEED, niêm yết trên Sở giao dịch chứng khoán Đài Loan, đã chứng kiến mảng kinh doanh BMC được hưởng lợi từ quá trình xây dựng máy chủ AI, khi các nhà vận hành trung tâm dữ liệu yêu cầu khả năng đo từ xa và kiểm soát tinh vi hơn. AST1840 mở rộng thương hiệu đó sang lĩnh vực logic khả trình, có khả năng làm tăng giá bán trung bình trên mỗi máy chủ. Lattice, đang giao dịch ở mức xấp xỉ 30 lần thu nhập dự phóng, có được khả năng tiếp cận thị trường quản lý trung tâm dữ liệu, nơi logic khả trình trước đây chỉ giới hạn ở các FPGA công suất cao hơn từ AMD và Intel.
Ford Tamer, Chủ tịch kiêm CEO của Lattice Semiconductor, cho biết sự hợp tác này "mang khả năng kiểm soát khả trình đến gần hơn với nền tảng BMC, cho phép khách hàng xây dựng các giải pháp có thể được mở rộng và triển khai trên nhiều loại hệ thống."
Cả hai công ty sẽ trình diễn AST1840 tại COMPUTEX 2026 ở Đài Bắc trong tuần này.
Bài viết này chỉ mang tính chất tham khảo và không cấu thành lời khuyên đầu tư.
