台积电CoPoS先进封装瞄准2028年量产 Nvidia Feynman AI芯片有望率先采用

台积电CoPoS先进封装技术瞄准2028年下半年量产，旨在解决超过标准光罩极限9.5倍的AI芯片封装经济性问题。根据分析师郭明錤的研究报告，这一技术方案为超大尺寸AI芯片的量产经济性提供了突破路径。

郭明錤在报告中指出："CoPoS旨在改善超大AI芯片封装的大规模生产经济性。"该技术采用三层玻璃核心基板——玻璃芯层夹在两侧ABF增层材料之间——关键工艺步骤包括玻璃通孔（TGV）制造、铜填充及金属化工艺。

生产所用玻璃面板尺寸为510毫米×515毫米，随后切割成单个玻璃核心基板。郭明錤特别澄清了三个常见误区：CoPoS中的玻璃并不充当中介层，也不替代ABF（两种材料在堆叠中共存），且芯片是贴在ABF增层材料表面而非直接附着于玻璃之上。

Nvidia下一代Feynman架构有望成为CoPoS的首位采用者，延续双方已有的合作——台积电目前已是Nvidia AI加速器的独家制造商。这一时间节点与Feynman计划的发布窗口相吻合，不过Nvidia尚未公开确认该芯片的封装规格。

CoPoS vs. 现有封装路线图

根据台积电近期技术研讨会披露的信息，该公司正在同时扩大其当前CoWoS和SoIC平台的产能，预计到2027年这两大平台的复合年增长率分别达到80%和90%。台积电在台湾运营着11座先进封装工厂，包括位于嘉义的AP7厂区——有望成为其最大的SoIC园区——以及AP8厂区（一座改造后的LCD工厂），到2026年底该厂区的CoWoS月产能可能超过4万片晶圆。

CoPoS代表了面向最严苛AI工作负载的玻璃基板长期押注。虽然CoWoS仍是当前AI处理器的行业标准，但随着芯片尺寸超过500平方毫米，芯片设计正在突破单光罩极限——根据台积电数据，该类别芯片的出货量预计在2022年至2026年间增长六倍。

郭明錤预计，台积电在先进封装领域的竞争优势至少将持续到2032年，这一时间窗口为该公司提供了在N2和A14制程节点之外同步扩展CoPoS的空间。台积电正在首年以五个工厂阶段推进N2产能爬坡，目标是到2028年将N2和A16的年度产能提升70%。

对投资者而言，CoPoS路线图强化了台积电在封装市场最前沿的定价能力和客户锁定效应。据估算，Nvidia约占台积电2025年营收的15%至20%，其最高利润率产品由此获得了专属封装路径。台积电目前远期市盈率约为18倍，高于三星电子但低于ASML，反映出市场预期其封装主导地位将支撑利润率持续扩张——即便英特尔代工和三星代工正试图缩小差距。

本文仅供参考，不构成投资建议。