Qnity, 칩 산업의 3D 적층 전환에 대응해 첨단 패키징 허브 출범

반도체 업계의 다음 전장은 더 이상 트랜지스터를 얼마나 작게 새길 수 있느냐가 아니라, 얼마나 많은 칩을 서로 위에 쌓을 수 있느냐로 이동하고 있다.

Qnity Electronics Inc.(뉴욕증권거래소: Q)는 월요일 첨단 패키징 혁신 허브(Advanced Packaging Innovation Hub)를 출범했다. 이는 트랜지스터 미세화에서 3D 구조로 칩을 적층하는 방식으로의 전환이 AI 인프라를 위한 반도체 업계의 주요 성장 동력이 될 것이라는 판단에 따른 것이다. 이 온라인 플랫폼은 고대역폭 메모리(HBM)와 인터포저부터 하이브리드 본딩 및 IC 기판에 이르기까지 첨단 패키징 스택 전반에 걸친 회사의 소재 및 공정 기술을 선보인다.

"AI가 컴퓨팅을 재편하면서 가장 어려운 엔지니어링 문제들은 칩 간 연결, 즉 레이어 간 연결 부문으로 이동하고 있으며, 여기에서 성능, 전력, 집적도, 신뢰성이 결정됩니다."라고 Qnity의 인터커넥트 솔루션 사장인 척 쉬(Chuck Xu)는 말했다. "바로 그 부분이 Qnity가 강점을 발휘하는 영역입니다. 당사는 반도체와 인터커넥트 역량을 결합하여 고객이 설계부터 시스템 통합까지 엔드투엔드로 첨단 패키징을 마스터할 수 있도록 지원합니다."

첨단 패키징은 여러 칩을 회로 기판에 개별적으로 배치하는 대신, 촘촘한 3D 적층 구조로 배열하고 연결하는 기술을 말한다. 무어의 법칙에 기반한 전통적인 트랜지스터 미세화의 수익 체감이 뚜렷해지면서 이 접근법이 필수적으로 부상했다. 칩 제조사들은 이제 실리콘 관통 비아(TSV)를 통해 적층된 레이어를 연결하고, 미세한 금속 및 절연 연결을 사용해 칩을 대면으로 접합하는 하이브리드 본딩과 같은 방식에 의존하고 있다. Qnity의 솔루션은 결함 감소, 열 관리, 멀티다이 설계를 위한 고밀도 배선 등 이러한 제조 과제를 정밀하게 겨냥한다.

이번 발표는 Qnity가 AI 칩 생태계의 수요를 포착할 수 있는 위치를 확보했음을 의미한다. 엔비디아, AMD 및 증가 추세에 있는 커스텀 실리콘 설계 업체들은 컴퓨팅 다이를 HBM 메모리 스택과 연결하기 위해 점점 더 복잡한 패키징을 요구하고 있다. 첨단 패키징은 AI 칩 생산의 병목 현상으로 부상했으며, TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 용량은 2025년을 거쳐 2026년까지 지속적으로 초과 수요 상태를 보이고 있다. 소재 및 인터커넥트 공급업체인 Qnity는 실제 패키징을 수행하는 파운드리 및 OSAT(외주 반도체 조립 및 테스트) 업체들, 즉 ASE Technology 및 Amkor Technology의 상류에 자리잡고 있다.

Qnity의 포트폴리오는 패키징 스택의 각 레이어에 필요한 소재를 망라한다: 미세 라인 재배선층(RDL)을 위한 금속화 케미칼, 인터포저용 유전체 소재, 멀티다이 집적을 위한 본딩 기술 등이다. 이러한 투입 소재는 칩 설계가 더욱 복잡해짐에 따라 요구되는 수율과 신뢰성을 달성하는 데 필수적이며, 일부 AI 가속기는 현재 하나의 패키지에 12개 이상의 칩렛을 집적하고 있다.

투자자들에게 Qnity의 첨단 패키징에 대한 전략적 강조는 반도체 소재 시장의 가장 빠르게 성장하는 세그먼트로의 의도적인 방향 전환을 의미한다. 이 회사는 뉴욕증권거래소에서 티커 Q로 거래되고 있으며, AI 인프라 구축이 칩 내부 및 칩 간 고속 데이터 전송에 대한 수요를 견인함에 따라 인터커넥트 솔루션 사업 부문은 꾸준한 매출 기여자 역할을 해왔다. 혁신 허브의 출범은 패키징 소재를 평가하는 고객을 위한 통합 전시 공간을 제공함으로써 설계 주기를 단축하고 자격 승인 일정을 가속화할 수 있을 것으로 기대된다.

미세화에서 적층으로의 전환은 반도체 가치 사슬 전반에 걸쳐 경쟁 구도를 재편하고 있다. 어플라이드 머티어리얼즈와 ASML 같은 장비 제조사들은 오랫동안 트랜지스터 미세화 시대를 지배해 왔으나, 패키징으로의 전환은 Qnity와 같은 소재 전문 기업은 물론 OSAT 제공업체 및 설계 소프트웨어 기업들에게 새로운 기회를 열어주고 있다. 첨단 패키징을 마스터한 칩 제조사들은 차세대 리소그래피 노드 없이도 성능 우위를 확보할 수 있으며, 이는 2nm 이하 공정이 개발 비용 측면에서 기하급수적으로 비싸지는 상황에서 특히 가치 있는 역량이다.

본 문서는 정보 제공 목적으로만 작성되었으며 투자 조언을 구성하지 않습니다.