SK海力士CPO路線圖 目標100 Tb/s頻寬 因應AI擴張

SK海力士於8月20日在《自然·電子學》發表共封裝光學（CPO）路線圖，將光學互連延伸至記憶體介面，目標鎖定每節點超過100 Tb/s的頻寬，反映AI競爭已從單一晶片轉向整體系統。

「即使運算晶片變得更強大，若晶片之間的資料傳輸無法跟上，整體系統效能仍無法提升。」維吉尼亞大學電機與電腦工程教授、同時為通訊作者的李圭相（Kyusang Lee）表示。

這篇與麻省理工學院、伊利諾大學厄巴納-香檳分校、南洋理工大學及延世大學研究人員共同撰寫的論文指出，運算吞吐量每兩年增長三倍，而互連頻寬僅提升1.4倍，形成所謂的「頻寬之牆」。CPO將光學收發器整合至處理器封裝中，縮短高速電訊號的傳輸距離。作者設定的目標為每比特能耗低於1皮焦耳（picojoule），晶片間延遲低於10奈秒。

SK海力士股價在消息公布後飆漲逾11%，中國CPO概念股也同步走強，天孚通信（T&S Communications）漲幅超過12%。這份路線圖標誌著記憶體廠商從HBM跨入系統級架構的布局，與台積電、英特爾及博通共同投入CPO領域。

銅線無法跨越的頻寬之牆

超大規模AI模型如今運行於機架與機櫃（rack and pod）組成的網路之中，而非單一伺服器，因此系統效能取決於資料在節點間移動的效率。銅基電氣互連在晶片封裝外傳輸資料時，隨著傳輸距離增加，訊號衰減與功耗持續上升，需要日益複雜的補償電路，進而增加延遲。

CPO的解決之道是將光學引擎放置於與處理器相同的封裝內。高速電訊號僅需傳輸極短距離，即可交接至光學鏈路，以更低的損耗和更強的抗電磁干擾能力在晶片、機架與機櫃間傳輸資料。論文勾勒了該技術從2D與2.5D中介層配置到3D異質堆疊的演進路徑，並逐一列出商業化部署所面臨的挑戰。

從HBM供應商到系統架構師

論文最具野心之處，在於提出以光學為核心的架構，透過光子中介層（photonic interposer）直接連接處理器資源池與記憶體資源池。多個AI加速器可共享單一大容量記憶體池，而非各自搭載專屬HBM堆疊，從而突破封裝物理限制——過去受限於GPU旁可容納的記憶體數量。

「將光學互連延伸到記憶體介面，將能克服圍繞運算晶片的物理限制，解除記憶體容量與電氣連接數量的雙重瓶頸。」李圭相表示。SK海力士AI基礎設施團隊負責人、另一位通訊作者洪承勳（Seunghoon Hong）指出，此方案透過提升資料移動效率，讓AI系統能以更靈活的方式擴展。

HBM解決了AI加速器封裝內部的記憶體瓶頸，多年來始終是SK海力士的核心優勢。CPO路線圖將此優勢延伸至系統級設計。「記憶體公司正從提供單一零組件的角色，演變為協助強化客戶整體系統競爭力的合作夥伴。」洪承勳表示。

此一轉變具備戰略分量。台積電、英特爾與博通均投入CPO，輝達的GPU路線圖亦依賴其周邊的互連架構。作為輝達HBM供應商的SK海力士，正積極塑造此一架構，而非僅填補其中空缺。李圭相坦言商業化仍面臨諸多挑戰，從低功耗光子元件整合、一致性協定開發，到系統可靠度提升等。

SK海力士股價在論文發表後上漲逾11%，在市場對AI需求維持HBM供應緊俏的預期下，躋身估值最高的記憶體廠商之列。CPO路線圖進一步延伸此一論述：若光學互連成為AI基礎設施的標準配備，SK海力士的角色將從零組件供應商躍升為資料路徑的架構設計者，此一地位可望享有優於大宗記憶體的利潤空間。該技術距離大規模部署仍需數年時間，但發展方向已然明確。

本文僅供資訊參考，不構成投資建議。